## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-297911

(43)Date of publication of application: 12.11.1993

(51)Int.CI.

G05B 19/05

(21)Application number: 04-102905

(71)Applicant:

MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

22.04.1992


(72)Inventor:

YOSHII HIROMITSU

## (54) SEQUENCE CONTROL CIRCUIT FOR SEQUENCE CONTROLLER

## (57)Abstract:

PURPOSE: To obtain the sequence control circuit which can change the physical addresses of a sequence program after compilation. CONSTITUTION: This sequence control circuit has an address pointer group 4 for identifying the storage ranges of respective programs, a program counter which indicates a program place being executed, an address comparing circuit group 5 which compares them to identify the sequence program being executed, and a register file 6 stored with a coordinate table (address conversion table) wherein plural physical addresses and actual physical addresses are made to correspond to each other.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

# (12) 公開特許公報 (A) (11) 特許出願公開番号

# 特開平5-297911

(43) 公開日 平成5年(1993) 11月12日

(51) Int. C1.5

識別記号 庁内整理番号 FΙ

技術表示箇所

G 0 5 B 19/05

A 7361 - 3 H

# 審査請求 未請求 請求項の数1

(全3頁)

(21)出願番号

特願平4-102905

(22) 出願日

平成4年(1992)4月22日

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 ▲吉▼井 弘光

大阪府門真市大字門真1006番地 松下電器

産業株式会社内


(74)代理人 弁理士 武田 元敏

(54) 【発明の名称】シーケンスコントローラ用シーケンス制御回路

# (57)【要約】

【目的】 コンパイル後のシーケンスプログラムの物理 アドレスを変更することの可能なシーケンス制御回路を 実現する。

【構成】 おのおののプログラムの格納範囲を識別する ためのアドレスポインター群 4 と現在実行中のプログラ ム場所を示すプログラムカウンターと、これらを比較し て、現在実行中のシーケンスプログラムを識別するため のアドレス比較回路群5と、複数の論理アドレスと実際 の物理アドレスとを対応させる対応表(アドレス変換テ ーブル)がはいっているレジスタファイル6を持つシー ケンス制御回路。



1

## 【特許請求の範囲】

【請求項1】 複数シーケンス処理プログラムをメモリ 上に格納して実行するシーケンス制御回路において、お のおののプログラムの格納範囲を識別するためのアドレ スポインターと、現在実行中のプログラム場所を示すプ ログラムカウンターと、これらを比較して現在実行中の シーケンスプログラムを識別するための比較回路と、複 数の論理アドレスと実際の物理アドレスを対応させる対 応表(アドレス変換テーブル)がはいっているレジスタフ ァイルとを有するシーケンスコントローラ用シーケンス 10 制御回路。

## 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明はコンパイル後のシーケン スプログラムの物理アドレスを変更することが可能なシ ーケンスコントローラ用シーケンス制御回路に関するも のである。

## [0002]

【従来の技術】従来、シーケンスコントローラーの動作 を記述するラダー図においては、その命令の対象である 20 アドレスの記述方法として、実際の物理アドレスを記述 するものが一般的であった。しかしながら、この方法に おいては、物理アドレスがプログラム記述時に決定して いないと、プログラム記述が開始できないという欠点が あった。更には、物理アドレスを変更する場合には、そ のラダープログラム全体を検索して、変更しようとする 物理アドレスが記述されている全ての部分を書き直す必 要があった。この作業を軽減するために、ラダープログ ラム上では、論理アドレスを記述し論理アドレスと物理 アドレスとを対応させる対応表を1ヵ所で記述するとい 30 う方法を採用し、物理アドレスから論理アドレスへの変 換はラダー図のコンパイル時に行い、コンパイルの結果 得られた実行形式のシーケンスプログラムをシーケンス コントローラーの実行用メモリー部にロードするという システム構造を持つシーケンスコントローラーが、近年 みうけられるようになってきた。図2は従来例における シーケンス処理部のブロックを示すものである。図2に おいて、1はシーケンス処理用CPU、2は実行形式シ ーケンスプログラム格納メモリ、3はデータを格納する データメモリであり、メモリ3の中には、入力リレーの 40 状態が取り込まれてデータとして入っている入力リレー イメージ部と、シーケンス処理の結果出力リレーに書き 込まれるべきデータが格納される出力リレーイメージ部 と、内部リレーの状態をデータとして格納しておく内部 リレーデータ部に分かれている。シーケンス処理は、シ ーケンス処理CPU1がアドレスを出力して実行形式シ ーケンスプログラムメモリ2よりプログラムをデータと して読み込み、その内容に基づいてデータメモリ3に対 して物理アドレスを出力してリレー状態をデータとして

リレーデータを書き込むという順番で行われる。

2

#### [0003]

【発明が解決しようとする課題】しかしながら、従来の. シーケンスコントローラーでは、物理アドレスがコンパ イル時に決定されてしまうために、物理アドレスを変更 する場合は、ラダー図を修正して再度コンパイルする必 要があった。本発明は、上記問題点に鑑み、コンパイル 後のシーケンスプログラムの物理アドレスを変更するシ ーケンスコントローラー用シーケンス制御回路を提供す ることを目的とするものである。

## [0004]

【課題を解決するための手段】この目的を達成するため に本発明のシーケンス制御回路は、おのおののシーケン スプログラムの格納範囲を識別するためのアドレスポイ ンターと、現在実行中のプログラム場所を示すプログラ ムカウンターと、これらを比較して、現在実行中のシー ケンスプログラムを識別するための比較回路と、複数の 論理アドレスと実際の物理アドレスとを対応させる対応 表(以下、アドレス変換デーブルという)がはいっている レジスタファイルを有するものである。

## [0005]

【作用】本発明は上記の構成により、コンパイル後のプ ログラムの実行において、入出力リレー部及び内部リレ 一部のアドレスをレジスタファイル内のアドレス変換テ ーブルの働きにより、任意のアドレスに変更できる。更 には、プログラムカウンターと実行プログラムのアドレ スが設定されたアドレスポインターとアドレス比較器の 働きによりその変更が実施される実行プログラムのアド レス範囲が設定できる。

## [0006]

【実施例】本発明の実施例について図面を参照しながら 説明する。図1は本発明の一実施例におけるシーケンス 制御回路のシーケンス処理部のブロックを示すものであ る。図1において、1はシーケンス処理用CPU、2は 実行形式シーケンスプログラム格納メモリ、3はデータ を格納するデータメモリであり、メモリの中には、入力 リレーの状態が取り込まれてデータとして入っている入 カリレーイメージ部と、シーケンス処理の結果出力リレ 一に書き込まれるべきデータが格納される出力リレーイ メージ部と、内部リレーの状態をデータとして格納して おく内部リレーデータ部に分かれている。4はアドレス ポインター群であって、アドレスポインターそれぞれに 実行形式シーケンスプログラムの開始及び終了アドレス が入っている。5はアドレス比較回路群で、比較回路そ れぞれは各々対応しているアドレスポインターが保持し ているアドレスとシーケンス処理CPU1のプログラム カウンターが出力するアドレスを比較し、比較結果をレ ジスタファイル6の選択信号として供給する。以下シー ケンス処理が行われる内容について説明する。まず、シ 読み込み、シーケンス処理をした後、データメモリ3に 50 ーケンス処理の開始前に、アドレスポインター群4に、

シーケンスプログラムの各々プロックの開始及び終了アドレスをロードする。アドレスポインター群及びアドレス比較回路群 5 に対応した選択信号によって選択されるレジスタファイル 6 のそれぞれのファイルに、対応するシーケンスプログラムにおいて使用するアドレス変換テーブルのデータをロードしておく。この結果、シーケンスプログラムが実行されると、そのシーケンスプログラムの実行中のアドレスに対応したアドレス変換テーブルが自動的に選択される。このアドレス変換テーブルの中身を書き換えることにより、物理アドレスを変更できる。

### [0007]

【発明の効果】上記実施例から明らかなように本発明は、おのおののプログラムの格納範囲を識別するためのアドレスポインターと、現在実行中のプログラム場所を示すプログラムカウンターと、これらを比較して現在実行中のシーケンスプログラムを識別するための比較回路

と、複数の論理アドレスと実際の物理アドレスを対応させる対応表(アドレス変換テーブル)がはいっているレジスタファイルを持つことにより、コンパイル後のシーケンスプログラムの物理アドレスを変更することが可能なシーケンス制御回路を実現することができるという効果を有する。

## 【図面の簡単な説明】


【図1】本発明の一実施例におけるシーケンス制御回路 のシーケンス処理部のブロック図である。

10 【図2】従来例におけるシーケンス処理部のブロック図である。

### 【符号の説明】

1…シーケンス処理CPU、 2…実行形式シーケンスプログラム格納メモリ、3…データメモリ、 4…アドレスポインター群、 5…アドレス比較回路群、6…レジスタファイル。

【図1】



【図2】

